不过，一条半导体细分条线日，Wind概念板块中，先进封装指数大涨，康强电子、通富微电、大港股份接连涨停，晶方科技、华天科技、华峰测控、银河微电、长电科技等跟涨。

　　Chiple模式被认为是在摩尔定律趋缓下的半导体工艺发展方向之一。从目前的公开的报道来看，简单来说，Chiplet实现原理如同搭乐高一样，把要实现复杂功能的大芯片分小块设计加工出来再连接封装在一起，从而形成一个系统芯片。其中，先进的集成封装技术是关键。

　　从近日A股回应来看，已经有不少公司进行了相关布局。Chiplet能否成为代表未来的技术？还存在哪些难点？哪些产业链环节将率先受益？本期21硬核投研将作出全面解析。

　　过去几十年中，摩尔定律为半导体行业规划了前进步伐，集成电路实现了晶体管密度的提升和单位成本的下降，单片集成电路的集成度按照摩尔定律迅速提升，晶体管的特征尺寸也从微米量级降到纳米量级。

　　这也是业内经常提及的“摩尔定律趋缓”。先进制程的开发成本及难度不断提升，由此，芯片研发亟需一种新的生产方式。

　　“考虑到并非所有电路都需要用高级节点设计和制造，且同一个芯片上的电路并不是所有都能从尺寸缩放中受益。在这种情况下，将一个较大的芯片分解成多个更小的芯片，并根据需要进行混合和匹配的成本更低，产量更高的Chiplets方式应运而生。”中国航天电子技术研究院研究员李应选在近期发布的论文中指出了Chiplet出现的动因。

　　使用传统的SoC方法，整个芯片必须用一个单一的技术节点工艺设计和制造，尽管构成这个SOC的各组成部分不一定达到性能最优。但是，使用Chiplets可以通过将预先开发的芯片集成到IC封装中来减少产品开发时间和成本。因此，芯片制造商可在一个库中提供模块化的芯片菜单，这便是典型的Chiplets。采用不同的节点的不同Chiplet具有不同功能和性能，客户可以使用芯片对芯片的互连方案将它们混合匹配。

　　目前，Intel、AMD、TSMC、IMEC等公司在Chiplet领域均有相关研究和解决方案。

　　公开信息显示，AMD公司在服务器和PC处理器的Chiplet方面居于领先地位。Intel公司在FPGA中使用I/O Chiplet方面做了更多的探索和研究。包括marvell公司在内的多家以太网开关芯片的供应商，已经将Chiplet用在大型数据中心工作的高端产品。

　　在2021年的一场演讲中，AMD方面曾介绍公司采用Chiplet的主因是晶圆制程节点的进展速度减缓。Chiplet最大的“卖点”在于能改善单颗良品裸晶的成本，较高良率是较小尺寸晶片的天生优势，大尺寸裸晶上任何一个地方出现缺陷都会是致命伤，若将之分为四颗小的，其中一颗故障还能有三颗可以出货的产品，而不是一整颗大晶片报废。

　　AMD计算出，以Chiplet方法制作EPYC处理器时，会需要比单一晶片多出10%的硅晶圆面积来承载部分功能，但最后整个Chiplet形式处理器的晶片成本，比单晶片处理器节省了41%。

　　浙商证券指出，“Chiplet方案是目前先进制程的重要替代解决方案，通过Chiplet方案中国或将可以弥补目前芯片制造方面先进制程技术落后的缺陷，为国内半导体产业链带来新机遇。”

　　目前国内对Chiplet方案的研发进展如何？A股上市公司作为行业中的佼佼者，是一个可观察的维度。

　　21世纪资本研究院发现，随着资金对Chiplet的关注，各家上市公司纷纷作出相关回应，最受关注的显然是封测龙头企业。

　　通富微电在8月1日互动易平台的问答中回复到，有分析机构指出，在后摩尔时代，Chiplet、WLP、SiP、Fanout、2.5D、3D堆叠等先进封装技术是封测产业未来重要的发展趋势。公司在Chiplet、WLP、SiP、Fanout、2.5D、3D堆叠等方面均有布局和储备。

　　具体来看，通富微电在2021年年报中指出，在先进封装方面公司已大规模生产Chiplet产品，7nm产品已大规模量产，5nm产品已完成研发即将量产。

　　晶方科技表示，Chiplet技术目前是行业发展的趋势之一，是多种复杂先进封装技术和标准的综合，并非单一技术。其中晶圆级TSV技术是此技术路径的一个重要部分。晶方科技在研究该技术路径的走向，并与合作伙伴共同寻找合适的产品应用。华天科技也表示，“已掌握Chiplet相关技术。”

　　长电科技近期在互动平台表示，公司于去年推出了XDFOI全系列极高密度扇出型封装解决方案，该技术是一种面向Chiplet的极高密度，多扇出型封装高密度异构集成解决方案，包括2D/2.5D/3D Chiplet，能够为客户提供从常规密度到极高密度，从极小尺寸到极大尺寸的服务。

　　21世纪资本研究院注意到，长电科技在2021年年报中对该技术研发作出相关规划，“2022年将面向5G/6G射频高密度系统的封装及系统级测试，超大规模高密度QFN封装，2.5D/3D chiplet，高密度多叠加存储技术等八大类逾三十项先进技术开展前瞻性研发，尽快完成产品验证并实现量产。”

　　光大证券电子行业分析师刘凯指出，“芯片设计环节能够降低大规模芯片设计的门槛；其次半导体IP企业可以更大地发挥自身的价值，从半导体IP授权商升级为Chiplet供应商，在将IP价值扩大的同时，还有效降低了芯片客户的设计成本，尤其可以帮助系统厂商、互联网厂商这类缺乏芯片设计经验和资源的企业，发展自己的芯片产品。

　　据介绍，芯原已经在相关项目取得进展。“公司用Chiplet的设计理念已经完成高端应用处理器项目SoC版本的设计，只用12个月就完成从芯片定义到流片整个过程，目前正在进行Chiplet版本的迭代工作。这个高端应用处理器项目未来将为平板电脑、笔记本电脑、数据中心、自动驾驶等应用提供更加灵活、高效、可靠的设计解决方案。”

　　“最后，国内的芯片制造与封装厂可以扩大自己的业务范围，提升产线的利用率，尤其是在高端先进工艺技术发展受阻的时候，还可以通过为高端芯片提供基于其他工艺节点的Chiplet来参与前沿技术的发展。”刘凯说。

　　比如在设计方面，3D-IC设计人员面临的技术挑战，正在极大地改变芯片设计的许多假设，在3D SoC中需要更细粒度的芯片分割，芯片之间需要更密集的互连，这种协同设计和实现需要EDA工具来支持。

　　紧随其后的是互连问题，由于将单片集成电路分割为Chiplet，原本的片内连接就需要用芯片间互连实现，需要研究这些技术并找到集成方法。

　　标准化的接口也是一大考验。要将单独的芯片堆叠在一个先进的封装中，并确保它们在封装系统的预期寿命内可靠工作，必须在Chiplet之间建立标准/通用通信接口，这样才能在多个提供商之间实现。

　　目前国产EDA工具正在加速发展，国产力量正从模拟、存储等领域，加速向全定制场景拓展。相关企业的证券化之路也在提速，国产EDA软件厂商华大九天、广立微已先后登陆A股。

　　有业内人士指出，“小芯片的功能块由设备制造商定义，他们知道如何优化小芯片之间的互连。”据报道，比利时研究机构IMEC正在与器件供应商合作，以在芯片生产中实现更为紧凑的微凸点。

　　在材料环节，有机构指出，Chiplet方案会采用2.5D封装、3D封装、MCM封装等形式对芯片进行先进封装，这种封装方式会增加ABF、PCB载板层数，具体层数与技术指标要求取决于芯片的设计方案。

　　标准方面，今年3月，半导体十巨头ASE、AMD、ARM、Google云、Intel、Meta(Facebook)、微软、高通、三星、台积电十大行业巨头联合宣布，成立行业联盟，共同打造Chiplet互连标准、推进开放生态，并制定了标准规范“UCIe”。UCIe标准的全称为“Universal Chiplet Interconnect Express”，在芯片封装层面确立互联互通的统一标准。

　　今年8月，阿里巴巴和英伟达新增为UCIe联盟董事会成员，其中阿里巴巴是UCIe联盟首个来自中国的董事会成员。此前，芯原、芯耀辉、芯和半导体、芯动科技、芯云凌、长芯存储、长电、超摩科技、奇异摩尔、牛芯半导体、OPPO等企业加入UCIe联盟。

　　21世纪资本研究院认为，总的来看，目前Chiplet还不会占据主导地位，但目前各大机构和公司都在积极推进相关研究并取得了成果。对于高性能产品来说，未来，Chiplet技术所占比重将不断增加，这样将推动整个产业链的发展。

　　相关新闻热文排行1降糖药利拉鲁肽成“减肥神药”？华东医药、爱美客、复星医药等10余家药企入局 争夺百亿减肥市场

杏彩体育官方平台 上一篇：电子发烧友网 下一篇：甬矽电子：专注中高端半导体芯片封装和测试